2.png)
对比图1中两个示意图可以看出实测的采样时钟抖动对ADC信噪比性能的影响同理论分析得到的结果是十分吻合的,这也证明了理论分析的正确性。因此,在实际应用时不能完全依据理想的信噪比公式来选择A/D转换芯片,而应该参考芯片制造商给出的实测。
为了充分发挥芯片的性能,应利用一个差分信号驱动ADC的采样时钟输入端(CLK+和CLK?)。 通常,应使用变压器或电容将该信号交流耦合到CLK+引脚和CLK?引脚内。 这两个引脚有内部偏置,无需其它偏置。
ADC芯片一般包含操作寄存器、中断寄存器、转换存储控制器,在工艺制造过程中,ADC芯片有一个步骤需要消除ADC发泡剂工序产生的酸雾和杂质,这样才能保住转换信号的精度,在制造上,对机器和环境的要求颇高。
图1:高速ADC芯片评估板以及芯片照片 图2:8GS/s采样率下时钟输出以及D0、D1、D2数据信号眼图实测结果 图3:高速DAC芯片评估板以及芯片照片 图4:微分非线性误差(DNL)、积分非线性误差(INL)测试结果。
(7)CLK+/CLK-:ADC的LVDS时钟输入。这个差分时钟信号必须是交流耦合的。输入信号将在CLK+的下降沿被采样。 (8)VINI+/VINI-/VINQ+/VINQ-:ADC的模拟输入脚。 (9)CalRun:校准运行指示。高电平有效。
多片ADC芯片并行采样的方式可以弥补单片ADC芯片采样率低的不足。通过对ADC芯片时钟的精确控制,可使采样系统在单位时间内获得更多的样本信息。理论上,如果单片ADC芯片的采样速率是f,那么通过M片ADC芯片的并行采样,可以实现M·f的采样率。
本文是关于ADC/DAC设计经典问答,涵盖时钟占空比、共模电压、增益误差、微分相位误差、互调失真等常见问题。 1. 什么是小信号带宽(SSBW)? 小信号带宽(Small Signal Bandwidth (SSBW))是指在指定的幅值输入信号及特定的频率下,它的输出幅。
逐次比较型A/D转换器完成一次转换所需时间与其位数和时钟脉冲频率有关,位数愈少,时钟频率越高, 转换所需时间越短。这种A/D转换器具有转换速度快,精度高的特点。其产品主要有ADC0804/0808/0809系列(8位),AD575(10位),AD574A(12位。
A/D转换器芯片ADC0809简介8路模拟信号的分时采集,片内有8路模拟选通开关,以及相应的通道抵制锁存用译码电路,其转换时间为100μs左右。 本文引用地址:http://www.eepw.com.cn/article/201611/315833.htm 。
设计过程中利用其两对时钟通道产生幅度相同,相位相反的差分时钟信号。 3)ADC采样电路 ADC采样电路采用的是AD9480芯片进行设计,这款芯片最高采样率为250MSPS,转换输出数字信号为8位,常温下实际有效位数典型值可以达到7.6位,是一款十分。
.png)
